SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Patent number:

JP11261075

Publication date:

1999-09-24

Inventor:

YAMAZAKI SHUNPEI; OTANI HISASHI; ONUMA

HIDETO

Applicant:

SEMICONDUCTOR ENERGY LAB

Classification:

- international:

H01L29/786; H01L21/336; H01L29/66; H01L21/02;

(IPC1-7): H01L29/786; H01L21/336


- european:


Application number: JP19980082948 19980313 Priority number(s): JP19980082948 19980313

Report a data error here

Abstract of **JP11261075**

PROBLEM TO BE SOLVED: To provide a technique for realizing a TFT whose gate electrode is formed of aluminum material as well as keeping it high in yield. SOLUTION: A gate electrode is formed of a laminated film composed of a tantalum layer 110 and an aluminum layer 105, and then an active layer is doped with phosphorus and subjected to a thermal treatment carried out at temperatures of 450 to 700 deg.C for gettering impurity elements (mainly nicked). In this structure, the tantalum layer 110 serves as a stopper, and aluminum atoms can be prevented from penetrating into a gate insulating film even in a temperature range of 450 to 700 deg.C. The edge of the tantalum layer 110 becomes a tantalum oxide 112 and has an effect to lessen damage inflicted on a gate insulating film due to implantation of ions when an LDD region is formed.





Data supplied from the esp@cenet database - Worldwide

Family list

7 family members for: JP11261075

Derived from 6 applications

1 SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Inventor: YAMAZAKI SHUNPEI; FUKUNAGA KENJI Applicant: SEMICONDUCTOR ENERGY LAB

EC: IPC: H01L21/336; H01L29/786; H01L21/02 (+

Publication info: JP11177105 A - 1999-07-02

2 SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Inventor: OTANI HISASHI; ADACHI HIROKI Applicant: SEMICONDUCTOR ENERGY LAB

EC: IPC: H01L23/52; H01L21/3205; H01L29/786

Publication info: JP11261074 A - 1999-09-24

3 SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Inventor: YAMAZAKI SHUNPEI; OTANI HISASHI; Applicant: SEMICONDUCTOR ENERGY LAB

(+1)

EC: IPC: H01L29/786; H01L21/336; H01L29/66 (+

Publication info: JP11261075 A - 1999-09-24

4 SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Inventor: FUJIMOTO ETSUKO; OTANI HISASHI; Applicant: SEMICONDUCTOR ENERGY LAB

(+1)

EC: IPC: H01L29/786; H01L21/336; H01L29/66 (+

Publication info: JP11261076 A - 1999-09-24

5 Semiconductor device and method of manufacturing the

semiconductor device

Inventor: YAMAZAKI SHUNPEI (JP); OHTANI Applicant: SEMICONDUCTOR ENERGY LAB (JP)

HISASHI (JP); (+4)

EC: H01L21/336D2B; H01L29/45S2; (+2) IPC: H01L21/336; H01L29/45; H01L29/49 (+6

Publication info: US6369410 B1 - 2002-04-09

6 Semiconductor device and method of manufacturing the

semiconductor device

Inventor: YAMAZAKI SHUNPEI (JP); OHTANI Applicant: SEMICONDUCTOR ENERGY LAB (JP)

HISASHI (JP); (+4)

EC: H01L21/336D2B; H01L29/45S2; (+2) IPC: H01L21/336; H01L29/45; H01L29/49 (+5

Publication info: US6613614 B2 - 2003-09-02

US2002096681 A1 - 2002-07-25

Data supplied from the esp@cenet database - Worldwide

(12)公開特許公報 (A)

(19)日本国特許庁(JP)

(11)特許出願公開番号

特開平11-261075

(43)公開日 平成11年(1999)9月24日


(51) Int. Cl. 6	識別記号	F I	
H01L 29/786		H01L 29/78 627 G	
21/336	·	616 A	
		616 M	
		617 V	
		618 G	
		審査請求 未請求 請求項の数15 FD (全21頁	〔)
(21)出願番号	特願平10-82948	(71) 出願人 000153878	
		株式会社半導体エネルギー研究所	
(22)出願日	平成10年(1998) 3月13日	神奈川県厚木市長谷398番地	
		(72)発明者 山崎 舜平	
		神奈川県厚木市長谷398番地 株式会社当	¥
		導体エネルギー研究所内	
		(72)発明者 大谷 久	
		神奈川県厚木市長谷398番地 株式会社	¥
		導体エネルギー研究所内	
		(72)発明者 大沼 英人	
		神奈川県厚木市長谷398番地 株式会社	¥
		導体エネルギー研究所内	
		A 11 177) 212 97711 4	


(54) 【発明の名称】半導体装置およびその作製方法

(57) 【要約】

【課題】 ゲート電極としてアルミ材料を用いたTFTを高い歩留りで実現するための技術を提供する。

【解決手段】 ゲート電極をタンタル層 110とアルミニウム層 105との積層膜で形成した後、活性層にリン元素をドーピングして 450 \mathbb{C} \sim 700 \mathbb{C} の熱処理を加えることにより、不純物元素(主にニッケル)のゲッタリングを行う。この構造ではタンタル層 110 がストッパーとなり、450 \mathbb{C} \sim 700 \mathbb{C} の温度範囲であってもアルミニウム原子がゲート絶縁膜中へ侵入するのを防ぐことができる。また、タンタル層 110 の端部はタンタルオキサイド 112 となり、LDD 領域を形成する上でゲート絶縁膜へのイオン注入ダメージを低減する効果を持つ。





【特許請求の範囲】

【請求項1】同一基板上に形成された複数のTFTを有する半導体回路を含む半導体装置であって、

1

前記TFTは、バルブ金属層とアルミニウムまたはアルミニウムを主成分とする材料層とを積層してなるゲート電極と、前記ゲート電極と接するゲート絶縁膜と、前記ゲート絶縁膜に接するチャネル形成領域と、前記チャネル形成領域に接する高抵抗領域と、前記高抵抗領域に接するソース領域またはドレイン領域とを有し、前記ソース領域または前記ドレイン領域には珪素の結晶化を助長10する金属元素が高濃度に含まれており、前記高抵抗領域には前記金属元素が低濃度に含まれていることを特徴とする半導体装置。

【請求項2】請求項1において、前記ソース領域または 前記ドレイン領域にはリン元素がドーピングされている ことを特徴とする半導体装置。

【請求項3】請求項1または2において、前記バルブ金属層はタンタルまたはタンタルを主成分とする材料層からなり、その膜厚は $1\sim200$ nmであることを特徴とする半導体装置。

【請求項4】請求項1乃至請求項3のいずれかにおいて、前記珪素の結晶化を助長する金属元素はニッケルであることを特徴とする半導体装置。

【請求項5】同一基板上に形成された複数のTFTを有する半導体回路を含む半導体装置の作製方法であって、 珪素の結晶化を助長する金属元素を含む結晶性珪素膜を 用いて活性層を形成する第1の工程と、ゲート絶縁膜を 形成する第2の工程と、

バルブ金属層とアルミニウムまたはアルミニウムを主成 分とする材料層とが順次積層形成されたゲート電極を形 成する第3の工程と、

前記アルミニウムまたはアルミニウムを主成分とする材料層を選択的に陽極酸化して多孔質状アルミナ層を形成する第4の工程と、

再度の陽極酸化により前記アルミニウムまたはアルミニウムを主成分とする材料層の表面に無孔質状アルミナ層を形成すると同時に、前記多孔質状アルミナ層の下に位置するバルブ金属層の全部又は一部を陽極酸化層に変成させる第5の工程と、

TFTのソース領域またはドレイン領域となるべき領域 40 にリン元素のドーピングを行う第6の工程と、

加熱処理を施し、前記金属元素をゲッタリングさせる第7の工程と、を有することを特徴とする半導体装置の作製方法。

【請求項6】請求項5において、前記第7の工程における加熱処理は $450\sim700$ で行うことを特徴とする半導体装置の作製方法。

用いて活性層を形成する第1の工程と、ゲート絶縁膜を 形成する第2の工程と、

バルブ金属層とアルミニウムまたはアルミニウムを主成 分とする材料層とが順次積層形成されたゲート電極を形 成する第3の工程と、

前記アルミニウムまたはアルミニウムを主成分とする材料層のみを選択的に第1の陽極酸化を行い、多孔質状アルミナ層を形成する第4の工程と、

第2の陽極酸化を行い、前記アルミニウムまたはアルミニウムを主成分とする材料層の表面に無孔質状アルミナ層を形成すると同時に、前記多孔質状アルミナ層の下に位置するバルブ金属層の一部を陽極酸化層に変成させる第5の工程と、前記多孔質状アルミナ層を除去する第6の工程と、

第3の陽極酸化を行い、前記アルミニウムまたはアルミニウムを主成分とする材料層の表面に無孔質状アルミナ層を形成すると同時に、前記多孔質状アルミナ層の下に位置するバルプ金属層の全部を陽極酸化層に変成させる第7の工程と、

20 前記ゲート電極、陽極酸化層及びゲート絶縁膜をマスクとしてリン元素をドーピングする第8の工程と、

加熱処理を施し、前記金属元素をゲッタリングさせる第 9の工程と、を有することを特徴とする半導体装置の作 製方法。

【請求項8】請求項5乃至請求項7のいずれかにおいて、前記無孔質状アルミナ層及び前記多孔質状アルミナ層をマスクとしてゲート絶縁膜をエッチングする工程を有することを特徴とする半導体装置の作製方法。

【請求項9】請求項5乃至請求項8のいずれかにおいて、前記第4の工程はシュウ酸を主成分とする溶液中で行われることを特徴とする半導体装置の作製方法。

【請求項10】請求項5乃至請求項9のいずれかにおいて、前記第5の工程は酒石酸を主成分とする溶液中で行われることを特徴とする半導体装置の作製方法。

【請求項11】請求項7乃至請求項9のいずれかにおいて、前記第9の工程における加熱処理は450~700 ℃で行うことを特徴とする半導体装置の作製方法。

【請求項12】同一基板上に形成された複数のNチャネル型TFTと複数のPチャネル型TFTを有する半導体回路を含む半導体装置であって、

前記Nチャネル型TFTと前記Pチャネル型TFTは、バルプ金属層とアルミニウムまたはアルミニウムを主成分とする材料層とを積層してなるゲート電極と、前記ゲート絶縁膜に接するチャネル形成領域と、前記チャネル形成領域に接する馬抵抗領域と、前記高抵抗領域に接するソース領域またはドレイン領域とを有し、前記Nチャネル型TFT及び前記Pチャネル型TFTの前記ソース領域または前記ドレイン領域にはリン元素が含まれ、前記Pチャネル型TFTのソース領域またはドレイン領域には、P型の

導電性を付与する不純物が前記リン元素の濃度と比較し て高濃度含まれていることを特徴とする半導体装置。

【請求項13】同一基板上に形成された複数のNチャネル型TFTと複数のPチャネル型TFTを有する半導体回路を含む半導体装置の作製方法であって、

珪素の結晶化を助長する金属元素を含む結晶性珪素膜を 用いて活性層を形成する第1の工程と、ゲート絶縁膜を 形成する第2の工程と、

バルブ金属層とアルミニウムまたはアルミニウムを主成分とする材料層とが順次積層形成されたゲート電極を形 10成する第3の工程と、

前記アルミニウムまたはアルミニウムを主成分とする材料層を選択的に陽極酸化して多孔質状アルミナ層を形成する第4の工程と、

再度の陽極酸化により前記アルミニウムまたはアルミニウムを主成分とする材料層の表面に無孔質状アルミナ層を形成すると同時に、前記多孔質状アルミナ層の下に位置するバルブ金属層の全部又は一部を陽極酸化層に変成させる第5の工程と、

前記Nチャネル型TFT及び前記Pチャネル型TFTの 20 ソース領域またはドレイン領域となるべき領域にリン元 素のドーピングを行う第6の工程と、

加熱処理を施し、前記金属元素をゲッタリングさせる第7の工程と、

前記Pチャネル型TFTのソース領域またはドレイン領域となるべき領域にP型の導電性を付与する不純物のドーピングを前記リン元素の濃度と比較して高濃度に行う第6の工程と、

を有することを特徴とする半導体装置の作製方法。

【請求項14】同一基板上に形成された複数のTFTを 30 有する半導体回路を含む半導体装置であって、

前記TFTは、アルミニウムまたはアルミニウムを主成分とする材料層からなるゲート電極と、前記ゲート電極と接するブロッキング層と、前記ブロッキング層に接するゲート絶縁膜と、前記ゲート絶縁膜に接するチャネル形成領域と、前記チャネル形成領域に接する高抵抗領域と、前記高抵抗領域に接するソース領域またはドレイン領域とを有し、前記ソース領域または前記ドレイン領域には珪素の結晶化を助長する金属元素が高濃度に含まれており、前記高抵抗領域には前記金属元素が低濃度に含まれており、前記高抵抗領域には前記金属元素が低濃度に含まれておることを特徴とする半導体装置。

【請求項15】請求項14において、前記ブロッキング 層は、窒化酸化珪素膜、窒化珪素膜、酸化珪素膜、また はそれらの積層であることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本願発明は半導体薄膜を利用 した薄膜トランジスタ(以下、TFTと略記する)の構 造及びその作製方法に関する技術である。

[0002]

4

【従来の技術】近年、絶縁性を有する基板上に形成されたTFTでもって画素マトリクス回路及び駆動回路を構成したアクティブマトリクス型液晶表示装置(以下、AMLCDと略記する)が注目を浴びている。

【0003】絶縁性を有する基板としては、工業上の点から石英基板のような高価な基板を用いるより、安価なガラス基板を用いることが望まれている。

【0004】この様なAMLCDは $0.5 \sim 2$ インチ程度 のプロジェクター向けのものから $10 \sim 20$ インチ程度のノートパソコン向けのものまであり、主に小型から中型までの表示ディスプレイとして利用されている。

【0005】AMLCDが中型化すると画像表示部となる画素マトリクス回路の面積は大きくなり、ソース配線やゲート配線等が長くなる。さらに微細化のため配線幅を細くする必要から、配線抵抗の増大が問題になっている。また、ソース配線やゲート配線等の配線には、画素毎にTFTが接続され、大きな寄生容量が接続される。従って、一般的にはゲート配線とゲート電極は同時に形成されているため、パネルの大面積化にともないゲート信号の遅延も問題となっていた。

【0006】そのため、配線としてアルミニウムまたは アルミニウムを主成分とする材料(以下、アルミニウム 材料と略記する)を用いることが有力視されている。ア ルミニウム材料は、低抵抗性という長所を有している一 方、耐熱性が低いという短所を有している。

【0007】また、TFTの活性層としては、非晶質珪素膜よりも移動度の高い結晶性珪素膜を用いることが有力視されている。従来、加熱処理により結晶性珪素膜を得るには、高い歪点を有する石英基板を用いる必要があった。

【0008】そこで、本出願人らは、非晶質珪素膜に微量の金属元素を導入し、しかる後に加熱処理を行うことにより結晶化珪素膜を得る技術(特開平6-232059号公報、特開平7-321339号公報)を開発した。結晶化を助長する金属元素としては、Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種類のものを用いている。この技術を用いることにより、ガラス基板が耐えうるような温度でのプロセス(低温プロセス)で結晶性珪素膜を作製することが可能となった。

【0009】しかし、この技術の問題点は、結晶化に利用した金属元素が結晶性珪素膜中に残留することであり、TFTの素子特性(特に信頼性、均一性等)に悪影響を及ぼしていた。そこで、さらに、本出願人らは、アルミニウム材料を用いた配線を形成後、結晶性珪素膜中の金属元素をゲッタリングする技術(特願平8-330602号公報)も開発した。

【0010】しかしながら、上記ゲッタリング技術では、耐熱性が低いアルミニウム材料を配線に用いている 50 ため、温度範囲(約300~450℃)内での加熱処理 にとどまっていた。

【0011】また、上記温度範囲は、結晶性珪素膜中の 金属元素を十分にゲッタリングする温度としては低いた め、長時間の処理時間を必要としていたが、アルミニウ ム材料の耐熱性が低いため長時間の加熱は避けられてい た。また、温度範囲(約300~450℃)の加熱処理 であってもアルミニウム原子がゲート絶縁膜中に拡散し てチャネル形成領域に到達し、TFTの動作不良やTF T特性の低下を引き起こしていた。

【0012】また、同様に、上記温度範囲の加熱処理で あっても、熱処理によりアルミニウム材料から生ずるヒ ロック、ウィスカー等の突起物がゲート絶縁膜を突き抜 けてチャネル形成領域へ到達して、TFTの動作不良を 起こしていた。

【0013】加えて、同様に、上記温度範囲の加熱処理 であっても、ゲート絶縁膜にピンホールが存在し、熱処 理の際にアルミニウム原子が流動してピンホール内に入 り込み、チャネル形成領域へ到達してしまっていた。

【0014】このように、TFT(配線としてアルミニ ウム材料使用)の動作不良の要因として、様々な要因が 20 考えられるが、主に加熱処理(300℃以上)によりゲ ート電極/チャネル形成領域間においてショート(短 絡)が生じている可能性が高いことに着目した。

[0015]

【発明が解決しようとする課題】本願発明はゲート電極 としてアルミニウム材料を用いたTFTを高い歩留りで 実現するための技術を提供することを課題とする。

【0016】そのために、ゲート電極と活性層(特にチ ャネル形成領域)とのショートを防ぐための技術を提供 することを課題とする。また、アルミニウム材料を用い 30 た配線を形成後、加熱処理を加えた場合において、アル ミニウム原子がゲート絶縁膜中に拡散しないTFTの作 製方法を提供することを課題とする。

[0017]

【課題を解決するための手段】本明細書で開示する発明 の第1の構成は、同一基板上に形成された複数のTFT を有する半導体回路を含む半導体装置であって、前記T FTは、バルブ金属層とアルミニウムまたはアルミニウ ムを主成分とする材料層とを積層してなるゲート電極 と、前記ゲート電極と接するゲート絶縁膜と、前記ゲー 40 ト絶縁膜に接するチャネル形成領域と、前記チャネル形 成領域に接する高抵抗領域と、前記高抵抗領域に接する ソース領域またはドレイン領域とを有し、前記ソース領 域または前記ドレイン領域には珪素の結晶化を助長する 金属元素が高濃度に含まれており、前記高抵抗領域には 前記金属元素が低濃度に含まれていることを特徴とする 半導体装置。

【0018】本願発明の主旨は、従来アルミニウム材料 のみで構成されていたゲート電極をタンタル/アルミ積 層膜(タンタルが下層)とすることでアルミニウム原子 50 0nm 程度と考えている。これ以上ではゲート電極のトー

がゲート絶縁膜中へと侵入するのを防ぐことにある。即 ち、下層に設けられたタンタル層を耐熱性の低いアルミ ニウム原子のブロッキング層として利用する。このよう な構成とすることで配線形成後、300℃以上、好まし くは450℃以上の加熱処理を施すことが可能となっ

【0019】そこで、本発明は、配線形成後、ソース領 域またはドレイン領域にリン元素をドーピングして、4 50℃以上の加熱処理を施し、結晶性珪素膜中の金属元 素を低減させることを特徴としている。こうしてチャネ ル形成領域における金属元素の濃度は、1×10¹⁷ atom s /cm³、代表的にはSIMSの検出不可能なレベル、 1×10¹⁵ atoms /cm³ 程度まで低減されていると推測 される。一方、ソース領域またはドレイン領域の金属元 素の濃度は、5×10¹⁸ atoms /cm³ 以上、代表的には 1×10' atoms /cm 以上である。なお、リン元素以 外にも砒素、アンチモン等の他の15族元素を用いるこ とも可能であるが、リン元素が最もゲッタリング効果が 得られた。また、結晶化を助長する金属元素としては二 ッケルを用いることが望ましい。

【0020】上記タンタル以外のブロッキング層として は、アルミニウムよりも耐熱性(融点等)が高い金属元 素を主成分とする金属膜もしくは合金膜、または無機膜 (窒化珪素膜、窒化酸化珪素膜、酸化珪素膜) を利用す ることが可能である。加えて、それらの積層膜を使用す ることも可能である。なお、好ましくは、バルブ金属と 呼ばれるニオブ(Nb)、ハフニウム(Hf)、ジルコ ニウム(Zr)、チタン(Ti)等を用いることが望ま しい。また、タンタルは、バルブ金属の一つである。

【0021】なお、タンタル層の膜厚はアルミニウム原 子の移動に対して十分に障壁として機能しうる程度に厚 くなければならない。本発明人らは、膜厚に関する実験 を行い、その実験結果を図19に示した。図19は、ア ルミニウム層を用いた配線の形成後、550℃、2時間 の処理を行った後の状態を観察した顕微鏡写真である。 なお、減圧CVD法によるシリコン膜を活性層に用いた 場合と、プラズマCVD法によるシリコン膜を活性層に 用いた場合の両方で行った。

【0022】アルミニウム単層(タンタル層=0nm) とした場合〔従来の構成〕の図19 (a) には、アルミ ニウムが拡散している(しみだしている)ことが確認で きた。また、アルミニウム積層(下層にタンタル層=20 nm、50nm) とした場合図19(b)、(c)には、アル ミニウムが拡散しておらず、十分なブロッキング効果が 得られていることが確認できた。本発明者らの知見では 1 nm厚以上、好ましくは5nm厚以上のタンタル層が必要 である。これ以下ではブロッキング効果を期待できな

【0023】また、上限としては400nm、好ましくは20

40

タル膜厚を抑える(段差低減のため)ためにアルミニウ ム材料層を薄くしなければならず、アルミニウムの低抵 抗性という特徴を活かすことができない。

【0024】以上の事からタンタル層の膜厚は1~400 nm (好ましくは1 ~200 nm、さらに好ましくは5 ~50 n m) の範囲から選択することが好ましいと言える。

【0025】なお、タンタル層等のバルブ金属層はアル ミニウム層と同じ電解溶液で陽極酸化処理を行いやすい という特徴があり、さらに陽極酸化層の形成形態(酸化 層の形成過程の進行方向など)もアルミニウム膜のそれ 10 に近いことから本願発明に用いるに好適な材料である。 加えて、積層ゲート電極はそれぞれの陽極酸化膜で被覆 する構成とすると、絶縁性が向上されると共に、耐熱性 が向上する。

【0026】また、他の発明の第2の構成は、 同一基 板上に形成された複数のTFTを有する半導体回路を含 む半導体装置の作製方法であって、珪素の結晶化を助長 する金属元素を含む結晶性珪素膜を用いて活性層を形成 する第1の工程と、ゲート絶縁膜を形成する第2の工程 と、タンタル層とアルミニウムまたはアルミニウムを主 20 成分とする材料層とが順次積層形成されたゲート電極を 形成する第3の工程と、前記アルミニウムまたはアルミ 二ウムを主成分とする材料層を選択的に陽極酸化して多 孔質状アルミナ層を形成する第4の工程と、再度の陽極 酸化により前記アルミニウムまたはアルミニウムを主成 分とする材料層の表面に無孔質状アルミナ層を形成する と同時に、前記多孔質状アルミナ層の下に位置するタン タル層の全部又は一部をタンタルオキサイド層に変成さ せる第5の工程と、TFTのソース領域またはドレイン 領域となるべき領域にリン元素のドーピングを行う第6 の工程と、加熱処理を施し前記金属元素をゲッタリング させる第7の工程とを有することを特徴とする。

【0027】上記構成において、前記第7の工程におけ る加熱処理は450~700℃で行うことを特徴として いる。

【0028】また、他の発明の第3の構成は、同一基板 上に形成された複数のTFTを有する半導体回路を含む 半導体装置の作製方法であって、珪素の結晶化を助長す る金属元素を含む結晶性珪素膜を用いて活性層を形成す る第1の工程と、ゲート絶縁膜を形成する第2の工程 と、タンタル層とアルミニウムまたはアルミニウムを主 成分とする材料層とが順次積層形成されたゲート電極を 形成する第3の工程と、前記アルミニウムまたはアルミ ニウムを主成分とする材料層を選択的に第1の陽極酸化 を行い、多孔質状アルミナ層を形成する第4の工程と、 第2の陽極酸化を行い、前記アルミニウムまたはアルミ 二ウムを主成分とする材料層の表面に無孔質状アルミナ 層を形成すると同時に、前記多孔質状アルミナ層の下に 位置するタンタル層の一部をタンタルオキサイド層に変 成させる第5の工程と、前記多孔質状アルミナ層を除去 50

する第6の工程と、第3の陽極酸化を行い、前記アルミ ニウムまたはアルミニウムを主成分とする材料層の表面 に無孔質状アルミナ層を形成すると同時に、前記多孔質 状アルミナ層の下に位置するタンタル層の全部をタンタ ルオキサイド層に変成させる第7の工程と、前記ゲート 電極、タンタルオキサイド層及びゲート絶縁膜をマスク としてリン元素をドーピングする第8の工程と、加熱処 理を施し、前記金属元素をゲッタリングさせる第9の工

【0029】上記構成において、前記無孔質状アルミナ 層及び前記多孔質状アルミナ層をマスクとしてゲート絶 縁膜をエッチングする工程を有することを特徴としてい る。

程と、を有することを特徴とする。

【0030】上記構成において、前記第4の工程はシュ ウ酸を主成分とする溶液中で行われることを特徴として いる。

【0031】上記構成において前記第5の工程は酒石酸 を主成分とする溶液中で行われることを特徴としてい る。

【0032】上記構成において、前記第9の工程におけ る加熱処理は450~700℃で行うことを特徴として いる。

【0033】また、他の発明の第4の構成は、同一基板 上に形成された複数のNチャネル型TFTと複数のPチ ャネル型TFTを有する半導体回路を含む半導体装置で あって、前記Nチャネル型TFTと前記Pチャネル型T FTは、バルブ金属層とアルミニウムまたはアルミニウ ムを主成分とする材料層とを積層してなるゲート電極 と、前記ゲート電極と接するゲート絶縁膜と、前記ゲー ト絶縁膜に接するチャネル形成領域と、前記チャネル形 成領域に接する高抵抗領域と、前記高抵抗領域に接する ソース領域またはドレイン領域とを有し、前記Nチャネ ル型TFT及び前記Pチャネル型TFTの前記ソース領 域または前記ドレイン領域にはリン元素が含まれ、前記 Pチャネル型TFTのソース領域またはドレイン領域に は、P型の導電性を付与する不純物が前記リン元素の濃 度と比較して高濃度含まれていることを特徴とする半導 体装置である。

【0034】また、他の発明の第5の構成は、同一基板 上に形成された複数のNチャネル型TFTと複数のPチ ャネル型TFTで構成される半導体回路を構成に含む半 導体装置の作製方法であって、珪素の結晶化を助長する 金属元素を利用した結晶性珪素膜を用いて活性層を形成 する第1の工程と、ゲート絶縁膜を形成する第2の工程 と、バルブ金属層とアルミニウムまたはアルミニウムを 主成分とする材料層とが順次積層形成されたゲート電極 を形成する第3の工程と、前記アルミニウムまたはアル ミニウムを主成分とする材料層を選択的に陽極酸化して 多孔質状アルミナ層を形成する第4の工程と、再度の陽 極酸化により前記アルミニウムまたはアルミニウムを主

成分とする材料層の表面に無孔質状アルミナ層を形成す ると同時に、前記多孔質状アルミナ層の下に位置するバ ルブ金属層の全部又は一部を陽極酸化層に変成させる第 5の工程と、前記Nチャネル型TFT及び前記Pチャネ ル型TFTのソース領域またはドレイン領域となるべき 領域にリン元素のドーピングを行う第6の工程と、加熱 処理を施し、前記金属元素をゲッタリングさせる第7の 工程と、前記Pチャネル型TFTのソース領域またはド レイン領域となるべき領域にP型の導電性を付与する不 純物のドーピングを前記リン元素の濃度と比較して高濃 10 度に行う第6の工程と、を有することを特徴とする半導 体装置の作製方法である。

【0035】また、他の発明の第6の構成は、同一基板 上に形成された複数のTFTを有する半導体回路を含む 半導体装置であって、前記TFTは、アルミニウムまた はアルミニウムを主成分とする材料層からなるゲート電 極と、前記ゲート電極と接するブロッキング層と、前記 ブロッキング層に接するゲート絶縁膜と、前記ゲート絶 縁膜に接するチャネル形成領域と、前記チャネル形成領 域に接する高抵抗領域と、前記高抵抗領域に接するソー ス領域またはドレイン領域とを有し、前記ソース領域ま たは前記ドレイン領域には珪素の結晶化を助長する金属 元素が高濃度に含まれており、前記高抵抗領域には前記 金属元素が低濃度に含まれていることを特徴とする半導 体装置である。

【0036】上記第6の構成において、前記プロッキン グ層は、窒化酸化珪素膜、窒化珪素膜、酸化珪素膜、ま たはそれらの積層であることを特徴としている。

[0037]

【発明の実施の形態】本願発明の実施形態について図1 を用いて説明する。図1 (A) は本願発明を利用したチ ャネル形成領域方向(キャリアが移動する方向)に沿っ たTFTの断面図の一例である。なお、図1は、一つの TFTしか図示していないが、基板101上には複数の TFTで構成された半導体回路を形成している。ただ し、ゲート電極を覆う層間絶縁膜やソース/ドレイン電 極等は省略してある。

【0038】図1(A)において、101は基板、10 2は下地膜(絶縁性珪素膜)である。下地膜を設ける場 合、基板101はガラス(結晶化ガラスも含む)、シリ コンウェハ、セラミックス、石英などを用いることがで きる。石英を用いる場合には下地膜がなくても構わな .41

【0039】また、TFTの活性層は、半導体薄膜(代 表的には多結晶ポリシリコン膜)を島状にパターン形成 して得られる。本願発明は活性層としてどの様な半導体 薄膜を用いても構わないが、特に結晶化を助長する金属 元素(代表的にはニッケル元素)を用いて結晶化する技 術(特開平6-232059号公報、特開平7-321 339号公報等)を利用した結晶性珪素膜を用いた場合 50 は、リン元素がドーピングされ、さらに、リン元素の濃

に顕著な効果が得られる。

【0040】活性層の上にはゲート絶縁膜104を介し てゲート電極が配置されている。ゲート電極はアルミニ ウム層105と、バルブ金属層(代表的にはタンタル 層) との積層で構成され、アルミニウム材料の低抵抗性 を活かして信号遅延の小さいTFTが実現される。本願 発明はバルブ金属層がブロッキング層としての役目を果 たしているため、300℃以上、好ましくは450℃以 上の加熱処理が可能となった。

【0041】ここで106で示される点線で囲まれた領 域の拡大図を図1(B)に示す。図1(B)に示す様 に、活性層103はチャネル形成領域107、LDD (Lightly Doped Drain) 領域108、ドレイン(又は ソース) 領域109で構成され、チャネル形成領域10 7及びLDD領域108上にゲート絶縁膜104が設け られている。厳密に言えば、チャネル形成領域とLDD 領域の間にはオフセット領域が形成されているが、幅が 小さいとオフセット効果はほとんど得られない。なお、 本明細書中では、低濃度不純物領域(LDD領域を含 む) やオフセット領域を高抵抗領域としている。

【0042】本発明において、LDD領域やオフセット 領域等の高抵抗領域をチャネル形成領域に隣接して配置 した構造において、ソース領域及びドレイン領域(少な くとも一方の領域) に、代表的にはリン元素をドーピン グし、ゲッタリングサイトとする。そして、代表的には 300~700℃、好ましくは450~600℃の加熱 処理を施すことにより、チャネル形成領域及び高抵抗領 域における金属元素濃度を、代表的にはSIMS(2次 イオン分析方法) で1×10¹⁶ atoms / c m³以下、好 ましくはSIMSで1×10' atoms / cm 以下に低 下させる。なお、リンのドーズ量としては1×10¹³ io ns/cm²以上であれば十分金属元素濃度(代表的には二 ッケル) を1×10' atoms / c m 以下にまで低減で

【0043】上記加熱処理を加えると、高抵抗領域及び チャネル形成領域における金属元素濃度は、ソース領域 及びドレイン領域における金属元素濃度よりも低減され る。上記加熱処理後の結晶性珪素膜中における金属元素 濃度の濃度分布と、結晶性珪素膜中におけるリン元素の 濃度分布とを図18に示した。

【0044】また、上記加熱処理の温度が高いほど良好 なゲッタリング効果が得られ、処理時間は長いほど好ま しい。しかしながら、低温プロセスを生かすという本発 明の目的を考慮すると、上限温度は700℃とすること が望ましく、製造工程のスループットを考慮すると、上 限時間は24時間(好ましくは1~12時間、代表的に は2~8時間)とすることが望ましい。

【0045】なお、Pチャネル型TFT(PTFT)を 作製する場合、PTFTのソース及びドレイン領域に

度を越える濃度でP型の導電性を付与する不純物(代表的にはB(ボロン))がドーピングされる。

【0046】なお、ゲート絶縁膜104は酸化珪素膜、 窒化珪素膜、窒化酸化珪素膜(Si0,N,で表される) またはそれらの積層膜で構成される。

【0047】特に、窒化珪素膜はイオンブロッキング効果が高いのでゲート絶縁膜の一部として用いることは有効である。また、窒化酸化珪素膜は酸化珪素膜と窒化珪素膜の両者の物性を併せ持つためゲート絶縁膜として適している。

【0048】また、積層構造は二層に限らず複数層でも構わない。例えば、酸化珪素/窒化珪素/酸化珪素の三層構造からなる積層膜(ONO膜と呼ばれる)は信頼性が高いので本願発明のゲート絶縁膜として好適である。

【0049】また、ゲート電極はバルブ金属層(タンタル層)110、アルミニウム層105の順に積層され、陽極酸化処理によってアルミニウム層105の一部は無孔質状アルミナ層1112となり、バルブ金属層(タンタル層)110の一部はバルブ金属層の陽極酸化層(タンタルオキサイド層)112となっている。

【0050】なお、上述の陽極酸化の際、アルミニウム層105及び無孔質状アルミナ層111と重ならないタンタル層のみが陽極酸化され、図1(B)に示す様に、アルミニウム層105の外側に突出した様な形でバルブ金属層の陽極酸化層(タンタルオキサイド層)が形成される。

【0051】また、ソース/ドレイン領域を形成する際はバルブ金属層の陽極酸化層(タンタルオキサイド層)112をマスクとして利用してその下の不純物濃度を意図的に低くし、LDD領域108を形成することができ 30る。従って、ドレイン(又はソース)領域109とLDD領域108との接合部(ソース又はドレイン接合部)の位置は、バルブ金属層の陽極酸化層(タンタルオキサイド層)の端部(突出した端部)によって自己整合的に画定される。

【0052】以上の構成からなる本願発明の構成について、以下に記載する実施例でもって詳細な説明を行うこととする。

[0053]

【実施例】〔実施例1〕本願発明を利用したTFTの作 40 製工程について図2を用いて説明する。なお、本実施例においては、Nチャネル型TFT(NTFT)を作製した例を示した。また、本願発明はゲート電極の形成からソース領域及びドレイン領域の形成までに特徴があり、その他の部分は公知の技術を利用できる。従って、本願発明は本実施例の作製工程に限定されるものではない。

【0054】まず、基板201としてガラス基板(コーニング1737; 歪点=667℃)を用意し、その上に下地膜202として酸化珪素(酸化シリコン)膜を200nm厚に形成した。そして、その上に公知の手段により膜50

厚45nmの活性層203を形成した。活性層203の膜厚は $10\sim100$ nm(好ましくは $15\sim75$ nm、さらに好ましくは $20\sim45$ nm)とする。(図2(A))

【0055】活性層203は、珪素の結晶化を助長する 金属元素を用いて結晶性珪素膜を得る技術(特開平6-232059号公報、特開平7-321339号公報 等)を用いた多結晶シリコン膜(ポリシリコン膜)を用 いた。なお、本実施例では、結晶化を助長する金属元素 としてニッケルを用いた。

10 【0056】こうして図2(A)の状態が得られたら窒化酸化珪素膜からなるゲート絶縁膜204を形成し、さらに50nm厚のタンタル層205、350nm厚のアルミニウム層206を順次積層形成した。なお、本実施例ではアルミニウム層206として2wt%のスカンジウムを含有させたアルミニウム層を利用した。

【0057】また、タンタル層205、アルミニウム層206は気相法(代表的にはスパッタリング法)で形成すれば良い。(図2(B))

【0058】次に、タンタル層205及びアルミニウム層206をドライエッチング法またはウェットエッチング法によりエッチングして後のゲート電極の原型となる積層パターン207を形成した。

【0059】ドライエッチング用のエッチングガスとしてはアルミニウム層のエッチングには塩素系ガス、タンタル層のエッチングにはフッ素系ガスという様に使い分ければ連続的に処理することが可能である。なお、タンタル層が50nm程度と薄い場合には塩素系ガスでアルミニウム層とタンタル層とを一括でエッチングできることが確認されている。(図2(C))

【0060】また、積層パターン207のパターニングにはレジストマスク(図示せず)を利用しているが、レジストマスクを形成する前にアルミニウム層の表面を薄い陽極酸化膜で覆っておくと密着性が向上する。

【0061】次に、レジストマスクを残したまま3%シュウ酸水溶液中で到達電圧8Vの陽極酸化処理を行い、600~800 nm厚の多孔質状アルミナ層208を形成した。この溶液中ではタンタル層は陽極酸化されずに残り、アルミニウム層のみが選択的に陽極酸化された。(図2(D))

【0062】さらに、図示しないレジストマスクを除去した後、3%の酒石酸を含むエチレングリコール溶液中で到達電圧80Vの陽極酸化処理を行った。この処理ではアルミニウム層とタンタル層との両方が陽極酸化された。(図2(E))

【0063】タンタル層205の方は多孔質状アルミナ層208に接する部分だけが陽極酸化されてタンタルオキサイド層209を形成した。これはその部分だけが多孔質状アルミナ層208の内部を浸透してきた電解溶液に触れるためである。

【0064】また、アルミニウム層206の方はその表

面 (多孔質状アルミナ層の内側) に100~120 nm厚の無 孔質状アルミナ層210が形成された。無孔質状アルミ ナ層210の膜厚は到達電圧によって決定される。

【0065】ここで、図2(E)に示す状態を示すSE M写真を図16(A)に示した。なお、図16(A)は 図2 (E) の構造を実験的に再現したサンプルを4万倍 に拡大したSEM写真であり、多孔質状アルミナ層付近 の様子を示している。

【0066】また、図16(A)の模式図を図16

(B) に示した。図16 (B) において、10は酸化珪 10 素膜でなる下地、11はタンタル層、12はアルミニウ ム層、13はタンタルオキサイド層、14は無孔質状ア ルミナ層、15は多孔質状アルミナ層である。

【0067】図16(B)に示す様に、アルミニウム層 12の表面は無孔質状アルミナ層14で覆われ、その外 側に多孔質状アルミナ層15が形成されている。そし て、タンタル層11の端部(多孔質状アルミナ層の下) にはタンタルオキサイド層13が形成されている。この タンタルオキサイド層は、後の工程で得られるLDD領 域を保護する役目を果たしている。

【0068】なお、図16(A)に示す写真で見る限 り、タンタル層は陽極酸化処理によってタンタルオキサ イド層に変成する際に約2倍程度に体積が膨張して、膜 厚が2~4倍(代表的には3倍)程度に厚くなる様であ る。

【0069】この様な構造が得られたら、次にゲート電 極及び多孔質状アルミナ層をマスクとしてドライエッチ ング法によりゲート絶縁膜204のエッチングを行っ た。エッチングガスとしてはCHF, ガスを55sccmの流 量で用い、圧力55mTorr 、供給電力 800Wの条件で行っ

【0070】この工程によりゲート絶縁膜204が自己 整合的にエッチングされ、211で示される様な島状の パターンに加工された。この時、ゲート絶縁膜の端部

(GI端部) 212はゲート電極よりも外側に突出した 様な形で残った。また、後にソース/ドレイン領域とな る活性層が露出した状態となる。

【0071】このエッチング工程が終了したら、マスク として利用した多孔質状アルミナ層208を45℃に保温 したアルミ混酸(リン酸、酢酸、硝酸、水の混合液)溶 40 いためGI端部212が完全にマスクとして機能する 液を用いて除去した。

【0072】この時、多孔質状アルミナ層208とタン タルオキサイド層209の選択比が大きいので、タンタ ルオキサイド層209はエッチングされない。この様子 は図17に示すSEM写真からも明らかである。

【0073】図17に示すSEM写真は、図16(A) に示す状態から多孔質状アルミナ層15のみを除去した 状態を示している。この写真からはタンタルオキサイド 層がひさし状に残っていることが確認できる。

【0074】こうして図3(A)の状態が得られたら、

1回目の不純物イオン注入工程をイオンインプランテー ション法またはプラズマドーピング法によって行った。 なお、本実施例においては、Nチャネル型TFT(NT FT) を作製する例であり、N型の導電性を付与する不 純物イオンとして、P(リン)を用いた。いずれにせ よ、このド―ピング工程は、N型の導電性を付与する不 純物元素をイオン化し、それを電気的に加速注入する方 法であれば特に限定されない。まず、1回目は加速電圧 を60~90keV と高くして行った。ドーズ量は1×10'3 ~8×10¹⁵ atoms /cm³ とすればよい。(図3 (B))

【0075】この工程は加速電圧が高いためタンタルオ キサイド層209とGI端部212を通過して不純物イ オンが注入される。即ち、GI端部等で覆われた領域の 下にも不純物が添加された。

【0076】そして、この工程においてGI端部212 の下に打ち込まれた不純物は後にLDD領域の不純物濃 度を決定することになる。従って、イオン注入時のドー ズ量はLDD領域が所望の濃度の不純物を含む様に実施 20 者が最適値を設定する必要がある。本実施例では、ソー ス領域及びドレイン領域にはリンが1×10¹⁰~8×1 0²¹ atoms /cm³ ほど注入された。またGI端部212 の下には 1×10'6~ 1×10'7 atoms /cm3 の濃度で不純 物元素(リン)が添加される様に調節した。

【0077】以上に示した様な不純物イオン注入工程を 行うことで、低濃度不純物領域213、214が形成さ れる。リン元素のドーズ量は、被ドーピング領域をソー ス及びドレイン領域とする条件で行った。また、このド ーピング濃度は、ゲッタリング後の金属元素(代表的に 30 はニッケル)の濃度よりも大きくなる条件で行うことが 好ましい。こうすることで、後の工程において、金属元 素のゲッタリングをより効果的に行うことができる。

【0078】この時、GI端部212の上にはタンタル オキサイド層209が存在するため、イオン注入時のダ メージが直接ゲート絶縁膜に到達しないという利点があ る。即ち、ゲート絶縁膜中に余計なトラップ準位が発生 するのを抑制できる。

【0079】次に、5~10keV と低い加速電圧で2回目 のイオン注入工程を行った。この工程では加速電圧が低

(タンタルオキサイド層も存在するため特開平7-135318 号公報記載の技術よりもマスク効果が向上している)。

【0080】そのため、この工程では215、216で 示される領域(ソース領域又はドレイン領域)のみに不 純物イオンが添加される。本実施例では 1×10²⁰ ~ 1× 10²¹ atoms/cm³ の濃度でリンが添加される様に調節し

【0081】また同時に、GI端部212の下には1回 目のイオン注入工程で形成された不純物領域がそのまま 50 残り、LDD領域217となる。従って、ソース又はド

レイン領域215、216とLDD領域217との接合 部はGI端部(タンタルオキサイド層の端部)によって 画定する。

【0082】さらに、1回目と2回目の不純物イオン注 入工程において全く不純物が注入されなかった領域21 8は、後にキャリアの移動経路となる真性または実質的 に真性なチャネル形成領域となる。

【0083】なお、真性とは電子と正孔が完全に釣り合 って完全に中性な領域を指し、実質的に真性な領域と は、しきい値制御が可能な濃度範囲 ($1 \times 10^{15} \sim 1 \times 10$ 10 は低いものであった。 ''atoms /cm3) でN型またはP型を付与する不純物を 含む領域、または意図的に逆導電型不純物を添加するこ とにより導電型を相殺させた領域を指す。

【0084】以上の様にしてソース及びドレイン領域へ のイオン注入工程が終了したら、次に、不活性ガス雰囲 気中において加熱処理を施す。

【0085】従来(アルミニウム材料の単層)では、ア ルミニウム材料の耐熱性が低かったため短時間、且つ、 450℃程度の加熱処理しか施せなかった。加えて、従 来の構成では、450℃程度の加熱処理であってもアル 20 ミニウム原子がゲート絶縁膜や活性層に拡散している可 能性が大きく、TFT特性の低下、バラツキを招いてい る可能性が高かった。

【0086】それに対して、本実施例は、下層に設けら れたタンタル層を耐熱性が低く拡散し易いアルミニウム 原子のブロッキング層として利用したため、長時間、且 つ、450℃以上、好ましくは500~650℃の加熱 処理を施すことが可能となった。本実施例においては、 窒素雰囲気中において、550℃、2時間の加熱処理を 施した。(図4(A))

【0087】上記加熱工程により、金属元素が図4

(A) の矢印で示した方向に拡散する過程で、リン元素 にゲッタリングされる。219は金属元素を高濃度含む ソース領域、220は金属元素を高濃度含むドレイン領 域である。その結果、チャネル形成領域及び高抵抗領域 の金属元素濃度を低減することができた。なお、従来の 温度範囲(300~450℃)は、ゲッタリングを行う のに不十分な温度であった。

【0088】結晶化を助長する金属元素としてニッケル を用いた場合、リンとニッケルは、NiP、NiPz、 NiP。、・・・というような多様な化合物の形態をな す。また、その結合状態は極めて安定なものであるた め、本実施例では、結晶化を助長するための金属元素と してニッケル、ゲッタリングのための元素としてリンを 用いた。図18に、加熱処理後のニッケル元素とリン元 素の分布状態を示した。

【0089】また、上記加熱処理の段階において、不純 物イオンの加速注入によって結晶性が破壊された領域2 15、216、217の結晶性の改善が進行する。これ することに大きく関係する。即ち、ニッケル元素が集中 した領域219、220は、それだけニッケル元素の作 用による結晶化が強く促進され、リン元素のドーピング 時に生じた結晶構造の損傷が回復される。

【0090】加えて、上記加熱処理でゲッタリングと同 時に、ソース領域219及びドレイン領域220におけ る不純物の活性化が行われる。従来では、アルミニウム 材料の耐熱性が低かったために450℃程度の加熱処理 しか施せなかったので、ドーパント(リン)の活性化率

【0091】従来では、イオン注入時に生じた結晶構造 のダメージを回復する工程や不純物の活性化工程として 別の工程(レーザーアニール、強光アニール等)を加 え、施していた。なお、本実施例においても、加熱処理 と同時に、表面または裏面照射のレーザーアニール、強 光アニール等を行う構成としてもよい。または、別の工 程として表面または裏面照射のレーザーアニール、強光 アニール等を加え、さらに良好な活性層を得る構成とし てもよい。

【0092】即ち、本実施例におけるドーピング後の加 熱工程では、

- 1) チャネル形成領域及び高抵抗領域の金属元素濃度を 低減するゲッタリング処理
- 2) ソース及びドレイン領域における不純物の活性化処
- 3) イオン注入時に生じた結晶構造のダメージを回復す るアニール処理

が同時に行われる。

40

【0093】次に、層間絶縁膜221を形成する。層間 30 絶縁膜221としては酸化珪素膜、窒化珪素膜、窒化酸 化珪素膜、有機性樹脂膜またはそれらの積層膜を用いる ことができる。なお、有機性樹脂膜としてはポリイミ ド、ポリアミド、ポリイミドアミド、アクリル等が挙げ られる。

【0094】 層間絶縁膜221を形成したら、コンタク トホールを形成してソース電極222、ドレイン電極2 23を形成する。本実施例ではこれら電極材料としてチ タン/アルミ/チタンからなる積層導電層を用いる。

【0095】最後に水素雰囲気中において350℃2時間 程度の水素化処理を行い、TFT全体の水素終端処理を 行う。こうして図4(C)に示す様な構造のTFTが完 成する。こうして作製されたTFTは、ゲート電極とゲ ート絶縁膜との間にタンタル層が存在するため、作製途 中の熱処理によってアルミニウム原子の拡散等を防ぐこ とができる。

【0096】そのため、非常に高い歩留りでTFTを作 製することが可能となり、同一基板上に百万個以上もの TFTを作製するAMLCDを作製においても高い良品 率を確保することができる。そして、それに伴って液晶 は、領域215、216、217にニッケル元素が集中 50 モジュールやそれを搭載した製品(電子機器)の製造コ

ストを低減することが可能である。

【0097】〔実施例2〕実施例1ではNTFTを作製する場合を例にとって説明したが、本願発明をPTFTに対して適用できることは言うまでもない。なお、簡略にPチャネル型TFT(PTFT)の作製工程及び条件の1例を以下に示す。

【0098】まず、リンイオンを注入したソース及びドレイン領域にP型の導電性を付与する不純物イオン(ボロン)を注入する。ドーピングガスとして、水素で5%に希釈されたジボランを用いる。加速電圧は60~90kV、ドーズ量は1×10 13 ~8×10 15 atoms / cm とする。なお、ソース及びドレイン領域に注入されたボロンの濃度の最大値からリンイオンの濃度の最大値を引いた濃度が3×10 15 ~3×10 21 atoms / cm となるようにドーズ量を調節することが重要である。この結果、ソース及びドレイン領域の導電型が反転してP型の不純物領域を形成することができる。なお、LDD領域の導電型も反転する工程としてもよい。

【0099】また、公知のCMOS技術を用いれば、N TFTとPTFTとを相補的に組み合わせたCMOS回 20 路を構成することも容易である。

【0100】本実施例では同一基板上にCMOS回路で構成された駆動回路とNTFTで構成された画素マトリクス回路とを形成したアクティブマトリクス基板を作製した例を図5に示す。

【0101】図5において、NTFT501、PTFT502はCMOS回路503を構成している。前述の様に公知のCMOS技術を用いれば実施例1とほぼ同様の工程で容易に実現できる。

【0102】また、画素マトリクス回路を構成する画素 30 TFT (本実施例ではNTFT) 504は実施例1で説 明した作製工程に多少の工程を足せば実現できる。

【0103】まず、実施例1の工程に従って図4(B)の構造を得る。次に、図5に示す様に第1の平坦化膜50を形成する。本実施例では窒化珪素(50nm)/酸化珪素(25nm)/アクリル(1μ m)の積層構造を第1の平坦化膜として利用する。

【0104】なお、アクリルやポリイミドといった有機性樹脂膜はスピンコート法で形成する溶液塗布型絶縁膜なので厚い膜を容易に形成できる上、非常に平坦な面を 40得ることが可能である。そのため、1μm程度の膜厚を高いスループットで形成することが可能であり、良好な平坦面が得られる。

【0105】次に、第1の平坦化膜50上に遮光性導電膜でなるブラックマスク51を形成する。また、ブラックマスク51を形成するに先立って、第1の平坦化膜50をエッチングして、最下層の窒化珪素膜のみを残した凹部を形成しておく。

【0106】この様にしておくことで、凹部を形成した 部分ではドレイン電極とブラックマスクとが窒化珪素膜 50

のみを介して近接し、そこで補助容量52を形成する。 窒化珪素は比誘電率が高く、しかも膜厚が薄いので大容 量を確保しやすい。

【0107】 こうしてプラックマスク51を形成すると同時に補助容量52を形成したら、第2の平坦化膜53を 1.5μ m厚のアクリルで形成する。補助容量52を形成した部分は大きな段差を生じるが、その様な段差も十分に平坦化できる。

[0108] 最後に、第1の平坦化膜50及び第2の平 10 坦化膜53にコンタクトホールを形成し、透明導電膜 (代表的にはITO) からなる画素電極54を形成す る。こうして図5に示す様な画素TFT504を作製す ることができる。

【0109】なお、画素電極として反射性の高い導電膜、代表的にはアルミニウムまたはアルミニウムを主成分とする材料を用いれば、反射型AMLCD用のアクティブマトリクス基板を作製することもできる。

【0110】また、図5では画素TFTのゲート電極を ダブルゲート構造としているが、シングルゲート構造で も良いし、トリプルゲート構造等のマルチゲート構造と しても構わない。

【0111】また、アクティブマトリクス基板の構造は本実施例の構造に限定されるものではない。本願発明の特徴はゲート電極の構成にあるので、それ以外の構成については実施者が適宜決定すれば良い。

【0112】〔実施例3〕本実施例では、実施例1と異なる工程でLDD領域を形成する場合の例について図6を用いて説明する。なお、本実施例の構成を実施例2の構成に利用することは可能である。

【0113】まず、実施例1と同様の工程に従って図2(D)の状態を得る。そして、多孔質状アルミナ層208を選択的に除去して図6(A)の状態を得る。この状態ではタンタルオキサイド層209が露出する。

【0114】次に、高加速電圧による不純物イオンの注入工程を行う。この工程は実施例1で説明した様に後の LDD領域を形成するための工程である。従って、低濃度不純物領域601、602の不純物濃度は $1\times10^{17}\sim1\times10^{18}$ atoms/cm³程度となる様に調節する。

【0115】なお、実施例1で説明した図3(B)に示す工程と図6(B)に示す工程とは後のソース/ドレイン領域上におけるゲート絶縁膜の有無が異なるのみである。本実施例の場合、活性層には全てゲート絶縁膜を介したスルードープによって不純物イオンが注入される。

【0116】スルードープの利点としては工程の短縮化 (ゲート絶縁膜のエッチング工程を省略できる)と活性 層に直接イオン注入時のダメージを与えない点にある。

【0117】次に、図6 (C) に示す様に低加速電圧による不純物イオンの注入工程を行う。この工程ではタンタルオキサイド層609の存在する領域がマスクとして機能するのでその下には前述の低濃度不純物領域が残

る。

【0118】その結果、ソース領域603、ドレイン領域604、LDD領域605、チャネル形成領域606が形成される。この場合もLDD領域605の上にはタンタルオキサイド層209が存在するため、その部分ではGIの受けるイオン注入時のダメージが低減される。

【0119】その後は、実施例1と同様に加熱処理(550℃、2時間)を行い、チャネル形成領域及び高抵抗領域における金属元素の低減とドーパントの活性化と結晶構造の回復の効果が同時に得られる。(図6(D))【0120】そして、実施例1と同様に層間絶縁膜607、ソース電極608、ドレイン電極609を形成して、最後に水素化工程を行うことで図6(E)に示す様なTFTが完成する。

【0121】〔実施例4〕本実施例では実施例1において、LDD領域の代わりにオフセット領域を設けた場合の例について図7を用いて説明する。

【0122】まず、実施例1の工程に従って図3(A)と同様の状態を得る。そして、実施例1に示した1回目の不純物イオン注入工程は行わず、図3(C)を用いて 20説明した様な低加速電圧によるイオン注入工程を行う。(図7(A))

【0123】この注入工程ではタンタルオキサイド層及びゲート絶縁膜がマスクとして機能するので 1×10^{2} ~ 1×10^{2} は 1×10^{2} の濃度の不純物(リン)を含むソース領域 701、ドレイン領域 702 が形成される。

【0124】また、603で示される領域は不純物(リン)イオンが添加されないので真性または実質的に真性な状態を保持し、且つ、ゲート電圧が印加されないので単なる高抵抗領域として機能する。この様な領域703 30をオフセット領域と呼ぶ。

【0125】実施例1~3で示したLDD領域がドレイン接合部における電界緩和に効果があるのに対し、オフセット領域はむしろオフ電流(TFTがオフ時に流れる電流)またはリーク電流の低減に効果がある。

【0126】この場合においてもタンタルオキサイド層209がゲート絶縁膜がイオン注入時に受けるダメージの低減という効果を有している。

【0127】以上の様にしてソース及びドレイン領域へのイオン注入工程が終了したら、次に実施例1と同様に、不活性ガス雰囲気中において加熱処理を施す。本実施例では、温度600℃、12時間の加熱処理を施した。この加熱工程により、金属元素が図7(B)の矢印で示した方向に拡散する過程で、703、704をゲッタリングサイトとしてリンにゲッタリングされる。その結果、チャネル形成領域及び高抵抗領域の金属元素濃度を低減することができた。

【0128】その後は、実施例1と同様に層間絶縁膜707、ソース電極708、ドレイン電極709を形成して、最後に水素化工程を行うことでTFTが完成する。

(図7 (C))

【0129】加えて、本実施例では、不純物イオン注入 工程を1回のみとしたため、スループットを向上させる ことができた。また、本実施例の低加速電圧によるイオ ン注入工程に代えて、高加速電圧によるイオン注入工程 を行う工程としても、スループットを向上させることが できる。ただし、不純物イオンのドーズ量は、ソース領 域及びドレイン領域として機能するよう調節する。

【0130】また、ゲート絶縁膜を活性層全面に残し 10 て、リンのスルードープを1回施し、ソース領域、ドレイン領域を形成し、加熱処理を行う工程を施す構成としてもよい。

【0131】なお、本実施例を実施例2の構成に適用することは容易である。

【0132】〔実施例5〕本実施例では、実施例1と異なる工程でTFTを形成する場合の例について図8~10を用いて説明する。なお、本実施例の構成を実施例2の構成、及び実施例4の構成に利用することは可能である。

【0133】まず、実施例1とは図2(D)の状態の工程までは同一であるためその記載は省略する。なお、図2(D)は図8(D)と対応している。そして、絶縁膜204を選択的に除去して図8(E)の状態を得る。この状態ではゲート絶縁膜811に接していない活性層203の領域が露出する。

【0134】次に、3%の酒石酸を含むエチレングリコール溶液中で到達電圧10~20 Vの陽極酸化処理を行う。この処理ではアルミニウム層とタンタル層との両方が陽極酸化され、膜厚の薄い陽極酸化膜が形成される。(図9(A))

【0135】タンタル層205の方は多孔質状アルミナ層208に接する部分だけが陽極酸化されて薄いタンタルオキサイド層809aを形成する。

【0136】また、アルミニウム層206の方はその表面(多孔質状アルミナ層の内側)に $10\sim30$ n mの膜厚の薄い無孔質状アルミナ層810 a が形成される。無孔質状アルミナ層810 a の膜厚は到達電圧によって決定される。

【0137】そして、多孔質状アルミナ層208を選択40 的に除去して図9(B)の状態を得る。この状態ではタンタル層が露出する。

【0138】次に、再度、3%の酒石酸を含むエチレングリコール溶液中で到達電圧80Vの陽極酸化処理を行う。この処理ではアルミニウム層とタンタル層との両方が陽極酸化され、膜厚の厚い陽極酸化膜810b、809bが形成される。(図9(C))

【0139】このように、本実施例では3回の陽極酸化を行うが、3回目の陽極酸化を行う際に、タンタル層を露出させ、タンタルオキサイド層に変成し易くして、膜50 厚が2~4倍(代表的には3倍)程度に厚くすることを

特徴としている。

【0140】このような構成として、後のLDD領域の 上方に存在しているタンタル層を完全にタンタルオキサ イド層(809b)に変成し、TFTとして正常な動作 を行う構造とすることが好ましい。

【0141】次に、図9(D)に示す様に高加速電圧に よる不純物イオンの注入工程を行う。この工程は実施例 1で説明した様に後のLDD領域を形成するための工程 である。従って、低濃度不純物領域813、814の不 純物 (リン元素) 濃度は 1×10¹⁶ ~ 1×10¹⁷ atoms/cm³ 程度となる様に調節する。

【0142】次に、図9(E)に示す様に低加速電圧に よる不純物イオンの注入工程を行う。本実施例では 1× 10²°~ 1×10² atoms/cm³ の濃度でリンがソース領域又 はドレイン領域に添加される様に調節した。この工程で はタンタルオキサイド層809bの存在する領域がマス クとして機能するのでその下には前述の低濃度不純物領 域が残る。

【0143】その結果、ソース領域815、ドレイン領 域816、LDD領域817、チャネル形成領域818 が形成される。この場合もLDD領域817の上には夕 ンタルオキサイド層809bが存在するため、その部分 ではGIの受けるイオン注入時のダメージが低減され る。なお、図18と同様の濃度分布が得られた。

【0144】その後は、実施例1と同様に加熱処理(5 50℃、2時間)を行い、ゲッタリングと同時に活性化 と結晶構造の回復を行う。(図10(A))なお、81 9は高濃度の金属元素を含むソース領域、820は高濃 度の金属元素を含むドレイン領域である。

【0145】そして、実施例1と同様に層間絶縁膜82 30 1、ソース電極822、ドレイン電極823を形成し て、最後に水素化工程を行うことで図10(B)に示す 様なTFTが完成する。

【0146】また、他の構成としてゲート絶縁膜を活性 層全面に残して、ソース領域、ドレイン領域を形成し、 加熱処理を行う工程を施す構成としてもよい。

【0147】〔実施例6〕本実施例では、石英基板を用 い、該基板上に特開平8-335152号公報の技術を 用いた結晶性珪素膜を利用した例を示す。なお、前記公 報では、結晶性珪素膜を得る段階でゲッタリングを行っ 40 ている。

【0148】また、前記公報では、歪点の高い石英基板 を用いた作製方法においても、アルミニウム材料を用い た配線形成後、アルミニウム材料の耐熱性を考慮した温 度での熱処理に制限されていた。それに対し、本発明の 構造(アルミニウム材料/タンタル層)とすることで、 配線形成後、450℃~700℃、好ましくは600℃ 程度の加熱処理を施すことが可能となった。

【0149】本実施例では、結晶性珪素膜を形成する過 程において、ゲッタリングが既に行われているが、配線 50 ンタル層)とした配線を形成し、リンをドーピングして

形成後、リン元素のドーピングされたソース領域及びド レイン領域に不純物の活性化熱処理(600℃程度)を 数時間(2~3時間)施した。

【0150】こうすることにより、不純物の活性化と、 結晶構造の回復が行われ、より均一性の高いTFTを得 ることができた。なお、不純物の活性化と、結晶構造の 回復と同時に2回目のゲッタリングが施された。

【0151】その後は、実施例1と同様に層間絶縁膜、 ソース電極、ドレイン電極を形成して、最後に水素化工 10 程を行うことでTFTが完成する。

【0152】なお、本実施例の構成を実施例2の構成に 利用することは可能である。

【0153】また、他の構成としてゲート絶縁膜を活性 層全面に残して、ソース領域、ドレイン領域を形成し、 加熱処理を行う工程を施す構成としてもよい。

【0154】 [実施例7] 本実施例では、上記各実施例 で示した2層ゲート電極構造(アルミニウム材料層/タ ンタル層)とした配線を形成し、リンをドーピングし、 加熱処理を加えた工程〔代表的には図4(A)〕後、シ リサイド層を構成した例を図11に示した。以下に、簡 単に作製方法を記す。

【0155】まず、上記各実施例と同様にしてソース領 域及びドレイン領域を得る。次に、シリコンとシリサイ ド反応する金属膜を成膜する。この金属膜としては、5 00~600℃程度の加熱温度でシリサイド反応する金 属膜であればよく、例えばTa、Cr、Mn、Nb、M o、Tiのいずれか一種の金属膜を用いることができ る。金属膜は活性層のうち、ソース領域及びドレイン領 域のみと接している。

【0156】加熱処理(450~700℃)によって、 接しているシリコンと金属膜が反応して、シリサイド層 232、233が形成される。なお、ソース領域及びド レイン領域を全てシリサイド化してもよい。

【0157】その後、未反応の金属膜をエッチングによ り除去する。この時ゲート絶縁膜は、陽極酸化膜で保護 されている。なお、加熱処理は電気炉内での加熱や赤外 ランプを用いたRTAを用いればよい。本実施例におい ては、シリサイド層を設けたことで、ソース領域及びド レイン領域のシート抵抗の低抵抗化が図れた。

【0158】その後は、実施例1と同様に層間絶縁膜、 ソース電極、ドレイン電極を形成して、最後に水素化工 程を行うことでTFTが完成する。

【0159】また、他の構成として、リンをドーピング した直後に、金属膜を成膜し、450℃~700℃の加 熱処理を加える構成としてもよい。この場合には、リン のゲッタリングとシリサイド化とを同時に行い、工程を 短縮化することができる。

【0160】 〔実施例8〕 本実施例では、上記各実施例 で示した2層ゲート電極構造(アルミニウム材料層/タ

加熱処理を加えた工程後において、引き出し配線とのコ ンタクト形成方法を例示する。

【0161】従来のゲート電極構造(アルミニウム材料 単層)では、無孔質アルミナ層を除去するために、アル ミ混酸(リン酸、酢酸、硝酸、水を体積%で85:5: 5:5の比で混合した酸)とクロム酸溶液とを混合した 酸(ここではクロム混酸と呼ぶ)を用いている。クロム 混酸を用いた場合には、下地膜を構成する酸化珪素膜と の選択比がとれず、下地膜までエッチングされていた。 なお、クロム混酸とは、上記のアルミ混酸10リットル 10 に対してクロム酸溶液 (クロム酸300g、水150g を混合した溶液) 550gを混合した酸である。

【0162】本実施例では、図12に示したような2層 ゲート電極構造としたことにより、タンタル層205を エッチングストッパーとして利用し、コンタクトホール を形成した。そして、引き出し配線224を形成して、 コンタクトホールの底面に露出したタンタル層と良好な コンタクトを取ることができた。なお、図12では、活 性層上にコンタクトホールを形成した例を示したが、2 層構造ゲート配線と引き出し配線とのコンタクトであれ 20 ば特に限定されない。

【0163】〔実施例9〕上記各実施例では、ゲート電 極において、下層のブロッキング層として、タンタル層 を用いた例を示したが、本実施例においては、タンタル 層の代わりに、ブロッキング効果の高い窒化珪素膜を用 いた。なお、図13に本実施例の構造を示した。

【0164】窒化珪素膜を用いる場合には、窒化珪素膜 はアルミニウム層との界面でストレスが発生し易いた め、窒化珪素膜230とアルミニウム層との界面には窒 化酸化珪素膜231を成膜するとよい。

【0165】本実施例では、厚さ5~30nmの窒化珪 素膜230と、厚さ1~10nmの窒化酸化珪素膜23 1でなる積層膜を設ける構成とした。

【0166】積層膜を得た後は、上記各実施例と同様に 層間絶縁膜、ソース電極、ドレイン電極を形成して、最 後に水素化工程を行うことでTFTが完成する。

【0167】〔実施例10〕本実施例では実施例1~9 に示したTFT構成を用いてAMLCDを構成した場合 の例について説明する。ここで本実施例のAMLCDの 外観を図14に示す。

【0168】図14(A)において、901はアクティ ブマトリクス基板であり、画素マトリクス回路902、 ソース側駆動回路903、ゲイト側駆動回路904が形 成されている。駆動回路はN型TFTとP型TFTとを 相補的に組み合わせたСMOS回路で構成することが好 ましい。また、905は対向基板である。

【0169】図14(A)に示すAMLCDはアクティ ブマトリクス基板901と対向基板905とが端面を揃 えて貼り合わされている。ただし、ある一部だけは対向 基板905を取り除き、露出したアクティブマトリクス 50 ン、パーソナルコンピュータ(ノート型を含む)、携帯

基板に対してFPC(フレキシブル・プリント・サーキ ット)906を接続してある。このFPC906によっ て外部信号を回路内部へと伝達する。

【0170】また、FPC906を取り付ける面を利用 してICチップ907、908が取り付けられている。 これらの I Cチップはビデオ信号の処理回路、タイミン グパルス発生回路、γ補正回路、メモリ回路、演算回路 など、様々な回路をシリコン基板上に形成して構成され る。図14(A)では2個取り付けられているが、1個 でも良いし、さらに複数個であっても良い。

【0171】また、図14(B)の様な構成もとりう ,る。図14(B)において図14(A)と同一の部分は 同じ符号を付してある。ここでは図14(A)でICチ ップが行っていた信号処理を、同一基板上にTFTでも って形成されたロジック回路909によって行う例を示 している。この場合、ロジック回路909も駆動回路9 03、904と同様にCMOS回路を基本として構成さ れる。

【0172】また、本実施例のAMLCDはブラックマ スクをアクティブマトリクス基板に設ける構成(BM o n TFT) を採用するが、それに加えて対向側にブラッ クマスクを設ける構成とすることも可能である。

【0173】また、カラーフィルターを用いてカラー表 示を行っても良いし、ECB(電界制御複屈折)モー ド、GH(ゲストホスト)モードなどで液晶を駆動し、 カラーフィルターを用いない構成としても良い。

【0174】また、特開昭8-15686 号公報に記載された 技術の様に、マイクロレンズアレイを用いる構成にして も良い。

【0175】 [実施例11] 本願発明の構成は、AML 30 CD以外にも他の様々な電気光学装置や半導体回路に適 用することができる。

【0176】AMLCD以外の電気光学装置としてはE L (エレクトロルミネッセンス)表示装置やイメージセ ンサ等を挙げることができる。

【0177】また、半導体回路としては、ICチップで 構成されるマイクロプロセッサの様な演算処理回路、携 帯機器の入出力信号を扱う高周波モジュール(MMIC など)が挙げられる。

【0178】この様に本願発明は絶縁ゲイト型TFTで 40 構成される回路によって機能する全ての半導体装置に対 して適用することが可能である。

【0179】 [実施例12] 実施例10に示したAML CDは、様々な電子機器のディスプレイとして利用され る。なお、本実施例に挙げる電子機器とは、アクティブ マトリクス型液晶表示装置を搭載した製品と定義する。

【0180】その様な電子機器としては、ビデオカメ ラ、スチルカメラ、プロジェクター、プロジェクション TV、ヘッドマウントディスプレイ、カーナビゲーショ

情報端末(モバイルコンピュータ、携帯電話等)などが 挙げられる。それらの一例を図15に示す。

【0181】図15(A)は携帯電話であり、本体2001、音声出力部2002、音声入力部2003、表示装置2004、操作スイッチ2005、アンテナ2006で構成される。本願発明は音声出力部2002、音声入力部2003、表示装置2004等に適用することができる。

【0182】図15(B)はビデオカメラであり、本体2101、表示装置2102、音声入力部2103、操 10作スイッチ2104、バッテリー2105、受像部2106で構成される。本願発明は表示装置2102、音声入力部2103、受像部2106に適用することができる。

【0183】図15(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示装置2205で構成される。本願発明は受像部2203、表示装置2205等に適用できる。

【0184】図15 (D) はヘッドマウントディスプレ 20 イであり、本体2301、表示装置2302、バンド部 2303で構成される。本発明は表示装置2302に適用することができる。

【0185】図15(E)はリア型プロジェクターであり、本体2401、光源2402、表示装置2403、偏光ビームスプリッタ2404、リフレクター2405、2406、スクリーン2407で構成される。本発明は表示装置2403に適用することができる。

【0186】図15(F)はフロント型プロジェクターであり、本体2501、光源2502、表示装置250 303、光学系2504、スクリーン2505で構成される。本発明は表示装置2503に適用することができる。

【0187】以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、他にも電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。

[0188]

【発明の効果】本願発明を利用することでゲート電極としてアルミニウムまたはアルミニウムを主成分とする材 40料を用いるTFTにおいても、ゲート電極と活性層との間で生じるショートなどの不良を防止することができる。特に、ゲート電極からのアルミニウム原子の拡散を防ぎ、TFT特性の低下を抑えた。

【0189】また、ゲート絶縁膜に余計なダメージを与えることなくLDD領域やオフセット領域を形成できるため、TFTの長期信頼性も向上する。

【0190】また、アルミ材料を用いた配線を形成後、 十分ゲッタリング可能な温度(600℃程度)の加熱処 理を施し、処理時間の制限を受けることなく結晶性珪素 50

膜中の金属元素をゲッタリングするTFTの作製方法を得ることができる。また、同時にドーパントの活性化と、結晶構造の損傷を回復させることができる。この加熱処理により、素子特性の均一性が向上する。

【0191】また、ニッケル元素をTFTの動作に影響が及ばないソース領域およびドレイン領域に固定しているので、高い特性を安定して得ることができる。また、多数のTFTを同時に作製した場合であっても特性のバラツキを少ないものとすることができる。

【0192】本発明の構造とした場合におけるドーピング後の加熱工程(代表的には450~700℃)では、

1) チャネル形成領域及び高抵抗領域の金属元素濃度を低減するゲッタリング処理

2) ソース及びドレイン領域における不純物の活性化処 理

3) イオン注入時に生じた結晶構造のダメージを回復するアニール処理

が同時に行われる。

【0193】その結果、

) ・大幅な工程の簡略化

・耐圧やリーク電流特性の向上

信頼性の向上

・素子毎におけるバラツキの低減

といった効果を得ることができる。

【0194】このように、本発明は高い歩留りで信頼性の高いTFTを作製することができ、その様なTFTで構成される半導体回路で機能する電気光学装置並びにその様な半導体回路や電気光学装置を搭載した電子機器の歩留り向上が実現する。

0 【図面の簡単な説明】

【図1】 TFTのゲート電極付近の構成を示す図。

【図2】 TFTの作製工程を示す図。

【図3】 TFTの作製工程を示す図。

【図4】 TFTの作製工程を示す図。

【図 5】 アクティブマトリクス基板の構成を示す 図。

【図6】 実施例3におけるTFTの作製工程を示す図。

【図7】 実施例4におけるTFTの作製工程を示す図。

【図8】 実施例5におけるTFTの作製工程を示す図。

【図9】 実施例5におけるTFTの作製工程を示す図。

【図10】 実施例5におけるTFTの作製工程を示す図。


【図11】 実施例7におけるTFTの構造を示す 図。


【図12】 実施例8におけるTFTの構造を示す 図。

【図13】	実施例9におけるTFTの構造を示す		1 0 2	下地膜
図。			1 0 4	ゲート絶縁膜
【図14】	AMLCDの構成を示す図。		1 0 5	アルミニウム層
【図15】	電子機器の構成を示す図。		106	拡大領域
【図16】	ゲート電極付近の構造を示すSEM写真。		1 0 7	チャネル形成領域
【図17】	ゲート電極付近の構造を示すSEM写真。		108	LDD領域
【図18】	TFTの活性層中におけるニッケルとリン		1 0 9	ドレイン領域(またはソース領域)
の濃度分布を示す図			1 1 0	バルブ金属層(タンタル層)
【図19】	加熱処理におけるアルミニウムの拡散状態		1 1 1	無孔質状アルミナ層
を示す顕微鏡写真		10	1 1 2	バルブ金属層の陽極酸化層(タンタルオキ
【符号の説明】			サイド層)	


101 基板

[図1]






[図11]




【図2】




(B) タンタル層205及びアルミニウム層206の積層工程




(C) 積層パターン207のパターニング工程



(D) 多孔質状アルミナ膜208の形成工程(陽極酸化)



(E) 無孔質状アルミナ膜210及び タンタルオキサイド膜209の形成工程(陽極酸化)




201:基板 202:下地腹 203:活性層 204:ゲート絶縁膜 205:タンタル層 206:アルミニウム層 207:積層パターン 208:多孔質状アルミナ膜 209:タンタルオキサイド膜 210:無孔質状アルミナ膜


[図3]

【図4】


(A) ゲート絶縁膜211形成工程




(A) 加熱によるゲッタリング工程




(B) 高加速イオン注入工程



層間絶縁膜221成膜工程及びソース/ドレイン電極形成工程 (B)




(C) 低加速イオン注入工程



217:LDD領域 218:チャネル形成領域 219:ソース領域 (会属イオン (Ni) を高速度含む) 220:ドレイン領域 (金属イオン (Ni) を高速度含む) 221:屋間路設限 222:ソース電極 223:ドレイン電極


211:ゲート絶機膜 212:G|端部213、214:低濃度不純物領域 215:ソース領域 216:ドレイン領域 217:LDD領域 218:チャネル形成領域

【図5】




50:第1の平坦化膜 51:ブラックマスク 52:補助容量 53:第2の平坦化膜 54:画案電極


【図12】





【図13】



[図6]









204: ゲイト絶線膜 209: タンタルオキサイド層 601, 602: <u>妊殖</u>度不部的根域 603: ソース領域 604: ドレイン領域 605: LDD領域 606: チャネル形成領域 607: 層間熱線腫 608: ソース電極 609: ドレイン電極

【図10】

(A) 加熱によるゲッタリング工程




層間絶極膜821成膜工程及びソース/ドレイン電極形成工程





817:LDD領域 818:チャネル形成領域 818:ソース領域 (金属イオン (NI) を高濃度含む) 820:ドレイン領域 (金属イオン (NI) を高濃度含む) 821:震両発援 822:ソース電極 823:ドレイン電極

【図7】





加熱処理(ゲッタリング工程)





【図14】






901: アクティブマトリクス基板 902: 岡素マトリクス関路 903: ソース側駆動図路 904: ゲイト側駆動図路 905: 対向基板 908: FPC 907、908: ICチップ 908: ロジック関路


[図8]

(A) 活性層203の形成工程 202 L 201

(B) タンタル層205及びアルミニウム層206の積層工程




(C) 積層パターン207のパターニング工程



(D) 多孔質状アルミナ膜208の形成工程 (陽極酸化)




(E) ゲート絶縁膜211形成工程




201:基板 202:下地膜 203:活性層 204:絶縁膜 205:タンタル層 206:アルミニウム層 207:積層パターン 208:多孔質状アルミナ膜 11:ゲート絶縁膜 812:GI強部

(A) 薄い無孔質状アルミナ膜810a及び タンタルオキサイド膜809aの形成工程(陽極酸化)


【図9】



多孔質状アルミナ膜の除去工程 (B)



(A) 厚い無孔質状アルミナ膜810b及び 厚いタンタルオキサイド膜809bの形成工程(陽極酸化)




(C) 高加速イオン注入工程 高加速イオン注入 L 813 L 814

(D) 低加速イオン注入工程



810a:弾い無孔質状アルミナ獣 809a:弾いタンタルオキサイド膜 810b:厚い無孔質状アルミナ膜 809b:厚いタンタルオキサイド膜 813、214:低温度不純物領域 815:ソース領域 816:ドレイン領域 817:LDD領域 818:チャネル形成領域



【図17】



図面代用写真


【図16】

図面代用写真



多孔質状アルミナ層15 7 無孔質状アルミナ層14 アルミニウム層12 アルミニウム層12 タンタル層11 (B)

【図19】



真罕用外面図